Mentor Graphics公司荣膺HDL设计市场领袖的殊荣


    俄勒冈Wilsonville123日讯:著名的Dataquest调查公司在其200011月的标题为“EDASorting Through the Confusion”的报告中将Mentor Graphics公司评为FPGA综合以及VHDL仿真领域的领导者。

报告显示,至1999Mentor GraphicsLeonardoSpectrum工具已连续3年保持着市场领导者的地位。1999年,Mentor Graphics用于ASIC以及FPGA设计的ModelSim仿真工具占据了VHDL市场59%的份额,这使其连续5年成为该领域的领导者。报告还指出,自1999年以来,Mentor公司Verilog的市场增长率也超过了80%

“将核心放在HDL设计市场的结果,是相继开发出了多种 EDA 行业最为卓越的点工具”Mentor Graphics HDL设计事业部副总裁兼总经理 Anne Sanquini如是说。


Mentor Graphics的Calibre物理验证工具增强了市场领导地位


   俄勒冈州Wilsonville,2001年1月23日讯:
Mentor Graphics公司今天宣布其业界领先的物理验证和亚波长工具包Calibre继续在IC物理验证市场保持领先地位。2000年11月Dataquest数据调查公司的报告显示,Calibre已占有了47%的物理验证领域中的设计规则检查市场。
   根据
Dataquest的数据,1999年在整个市场负增长1.6个百分点情况下,Calibre工具包的市场增长率超过26个百分点2000年的增长率更达到40%。这些数据清楚地表明了Calibre在物理验证市场的领导地位。目前,世界范围内前25个集成电路制造厂商中的23个及日本最大的芯片制造商都在使用Calibre产品。在过去的18个月里,采用Calibre的半导体设计公司的数量增加了3倍。
   设计市场的积极采用强烈表明,
Calibre正在成为是设计公司的设计与半导体制造公司交接的标准框架。
  “Calibre工具正在广泛地被采用,”Mentor Graphics公司Calibre事业部经理Joseph Sawicki说,“Calibre是需要完整解决方案的客户的理想选择,它不仅解决了传统的物理验证问题,同时也解决了
亚波长IC制造问题。”


Mentor Graphics 公司和Tensilica 公司携手合作
SOC并行验证时间缩短至不到一小时


    Mentor Graphics  宣布增加SOC并行验证平台的功能。可通过其融合式协同验证环境(CVE)对TensilicaXtensa 32位可配置处理器建模,并将基于Tensilica的不同处理器精确周期模型的开发及验证时间缩短至一小时以内。Xtensa 处理器是第一个在协同验证环境下建模的完全可配置内核,广泛应用于通信和网络领域。
     为满足应用需要并生成精确周期软/硬件处理器以支持融合式CVE应用数据包(PSP),TensilicaXtensa处理器允许用户定制处理器的指令集、中断、存储和外设。PSP可为嵌入式系统开发者优化软/硬件处理器,以实现设计所需的精确速度、功率和特性。

 

如有关于本站点的问题或建议,请向Webmaster发邮件
版权所有© 2001 EDA 中国论坛