Cadence新版晶片合成工具 性能飙升叁倍
并增配资料路径与低耗电附加选项

 
    Cadnece本月初正式推出最新的4.0版本Envisia实体认知合成(Physical Knowledgealile Synthesis,PKS)暨Ambit BuildGates晶片合成工具。上述两项已整合至Cadnece SP&R(Synthesis/Place-and-Route)设计流程内的新产品,执行速度比旧的3.0版本快了叁倍之多。除此之外,4.0版本还另行提供资料路径(Datapath)与低耗电(Low-Power)附加选项与高性 能「为测试而设计」(Design for Test,DFT)使用环境。

    LinCom无线系统公司在研发一系列高阶无线产品的过程中,不停地寻找一套能处理复杂讯号运算理论的强大合成工具。在经过连串的测试评估动 作後,LinCom的工程师对Ambit BuildGates及其资料路径附加选项,在电路尺寸及速度上所呈现的优异结果,尤表赞许。资料路径选项最显着的优点在於可直接撰写完整的RTL码,而不必做出特定资料路径的方块。这套附加工具所节省的大量时间与财力,成为其最具魅力的卖点。

   Innocomm无线网路公司是另一家运用资料路径附加工具把整套设计程序连贯起来,进而把资料路径电路面积缩减50%的成功案例。身为支援合成环境内,Veilog 2000的龙头厂商,Cadence把RTL改变的更精简,更容易理解。设计人员也因此能以更便捷的方法完成内建复杂乘法器与radix-4 Butterflies滤波器的Fast Fowier Tramsform (FFT)电路设计。

    Envisia PKS 4.0与 Ambit BuildGates 4.0众多客户的实际试用结果均肯定此一工具为市场上现有产品中,功能最完整,准确度也最高的晶片实体合成工具。它所预测的结果与最终的绕线时序,仅有3%以内的差距。这份超高的精准度是来自於将前段与後段设计工具的合成、时序、配置及实际绕线引擎结合为一的完美结果。因而能在设计速度与晶片尺寸规格上,产生较佳品质的成品。新版软体内建的大容量,高性 静态时序分析工具,有助於达成高生产力的时序收 目标。最後,充分利用现代网路化计算环境优势的分散式合成特性 。更可大量节省百万闸数电路的合成执行时间。

    Envisia资料路径与低耗电合成附加工具4.0版的Envisia PKS与Ambit BuildGates晶片合成工具附有完全整合资料路径与低耗电选项组合。Envisia资料路径合成选项工具是以高阶优化技术完成高性 能的资料路径设计。以资料路径设计通讯、多媒体与数位讯号处理器应用产品的系统大厂采用这项工具後,可立即缩减晶片成品最多达50%的面积与改善平均值为17%的线路延迟时间。 Envisia低耗电合成选项工具拥有合成分析与最佳化作业引擎,能对电路的耗电、时序与尺寸限制,同时做并行的最佳化设计。低耗电合成选项帮助工程师在早期的设计阶段即可决定系统的耗电量。这项预测能力对目标市场锁定低耗电应用产品(如手持式消费产品与卫星系统)的晶片设计人员是不可或缺 的关键技术。

全新4.0版本Envisia PKS, Ambit BuildGates与其附加工具的优点:

  • 加速3倍的执行时间 更快得到合成结果。平均而言,4.0的运作速度比前一版3.0加快3倍左右。
  • 强化DFT功能 重行设计DFT引擎,加入内建DFT的能力,并强化测试构造支援。Envisia PKS内的配置驱动扫瞄链(Scan-Chain)结构可得到最佳品质的结果与减少重行设计的次数。
  • 整合时脉树(Clock-Tree)於合成工具内 设计人员能於Envisia PKS中,完成时脉树结构,提升时脉准确度与迅速达到时 的结果。
  • PEARL寄生减化与延迟原理 Ambit BuildGates与Envisia PKS 4.0时序的新特色为能够读取SPEF,DSPF及RSPF以改善後绕线优化的准确度。
  • Envisia资料路径附加工具 提供许多强大的功能,如自动 化运算元合并,运作中创造元件,强化的AmbitWare资料库,Verilog 2000签证形式支援与无障碍的整合。以上特点能节省好几个月的设计时间,并得到与手工技巧相似成果。
  • Envisia低耗电合成附加工具 主要特点为探测RTL在闸电路层次的可达成度,成本导向的时脉控制闸、睡眠模式,大区域的闸级耗电,低耗电及时序电路结构设计的虚拟电源分析。

    Cadence以这套新版本的软体,再次突显它在合成技术上的专业地位,同时也证明其不断超越竞争对手的性 能领先承诺。

 

如有关于本站点的问题或建议,请向Webmaster发邮件
版权所有© 2001 EDA 中国论坛