Apollo、Saturn工具被应用于设计InfiniBand的转换器和PCI bridge

 
    ellanox用Avant!快速的Apollo、Saturn工具设计InfiniBand的转换器和PCI bridge。

InfiniBand(IB)是一新的支持Internet数据中心I/O连接的体系结构。这项新的体系作为一种更快、更有效的技术,已经得到电脑巨头Compaq、Dell、HP、IBM、Intel、Microsoft和Sun等公司的大力推广。InfiniBand被工业界认为是工业I/O内部连接的标准----PCI(Peripheral Component Interconnect)总线理所当然的继承者。

IB体系是一种新的System Area Networks I/O规范。通过用一分布式的,归一的,光纤IB开关和连接器连接到所有的器件,服务器之间的连接、远程存储和网络可以实现。这种设计提供增加的系统性能、加强的可信度、更大的可利用度和独立的构造元件的升级能力。Mellanox Technologies是用于Internet基础组织的I/O制造块的早期提供者之一,建筑在InfiniBand标准上,提供通讯和数据存储市场的解决方案。这篇文章讨论的是Mellanox使用Avant!的Apollo和Saturn建立的方法,该方法能够在SoC完全综合设计中取得时序闭合。

IB是应现在设计系统并衡量下一代系统要求而提出的一种基于转换、点对点、内部连接的体系结构。它在PCB上作为一种成分对成分的内部连接的操作,性能跟盒外装置地盘对地盘内部连接的一样。链接是基于4线、2.5Gb/s、bi-directional连接。这种体系定义了一种多层硬件协议(物理、数据链接、网络、传输层),就像在器件中的用来管理初始化和通讯的软件层。每个链接都支持可靠的多传输装置和多优先级的通讯频道。像其他内部连接标准所要求的一样,大部分的IB的运行是用硬件来处理的,而不是软件。有效解决系统秩序的问题对器件提出了很大的责任要求。

Mellanox有些部分非常复杂,为了支持IB而需要高速运行。为了提供2.5Gbps多1X链接和10Gbps4X链接,内部器件的时序选择是关键因素。Mellanox有些部分支持IB需更多资源的转换和管理功能。为了控制硬模成本和减少能源消耗,这种后段工具组必须无误的运行。

Mellanox最近介绍它的支持新IB体系的IB器件组。整个IB组包括转换器、HCAs(Host Channel Adapters)呵TCAs(Target Channel Adapters)。Mellanox正把IB硅片、development板和软件产品带给客户,制造最有商业利用价值的器件,使之支持与IB1.0版兼容的2.5Gb/s(1X)和10Gb/s(4X)。

IB产品线的第一个成员是MT21108,它把频道适配器与一完整综合的8端口转换器结合了起来。

“Mellanox为作为第一个向市场提供支持1X和4X链接的IB硅解决方案的半导体供应商而自豪,”Mellanox的CEO Eyal Waldman说,“我们与IB市场协会的领先成员非常紧密的合作,以保证Mellanox的IB器件能够提供完整强大的功能,并能够与其他供应商的硅片系统兼容。”

传统设计流程

要设计一个大型的、高速的芯片,从逻辑设计到Tape-out的这一过程是很单调乏味的且费时很长。为了获得时序收敛,标准的步骤需要多次的重复综合和布局过程。这些重复,对于综合所用的互联来说,就会滋生错误估计。(比如数据线装载模型)为了避免错误,布局布线之后的互联模型应被用在紧跟综合之后的布局布线的后续步骤中,不断重复直到获得时序收敛。为了将综合过程中的互联影响降至最低,并克服工具容量的极限,设计时常被分割成几片更小的逻辑,这也相应地影响了整块芯片上演示快速的时序收敛和装配能力。

解决方案

避免综合中的重复,对一个快速的收敛过程来说,是个关键因素。不必在综合与布局工具之间不停切换,运用将布局和时序同时进行的方法更为可取。这样的一个进程能够大幅减少重复次数,并能在芯片装配的同时解决高级别的时序问题的时候起到明显的作用。由此,时序收敛问题就无须耗费几天工夫,几小时就可解决了。

工具

Avant!的Apollo和Saturn工具能够实现系统级芯片设计的复杂性。Apollo有着高容量的布局布线引擎,这就不大需要把芯片分成小块来处理了。这就带来了更佳的时序优化,降低了整片芯片的装配复杂程度。Saturn和Apollo的受控于时序的布局特性(the Timing Driven layout)就能够完成预期目的,而无须经过多次的综合步骤。设计流中的起始点

Mellanox单元的布局设计流从结构验证开始,并用Synopsys(Design Compiler)来进行时序约束。基于设计知识和连通性分析,模块的基本计划是这样设计的:预先放置硬宏(hard macros),并设置功率栅格(power grid)。时序约束和网表要得到验证,保持合理与一致性。Apollo和Saturn工具适用于时序收敛的设计中。与其他过于复杂的过程相比,经由这些工具的设计过程就相对简单多了。

布线统计

为了解决互联时发生的错误的线载模型问题,Apollo使用了一个层间电容的统计模型。对于基于整体模块布线统计以及在每个网络中以实际布局为基准的布线模式,这个模型能够对两者进行快速估测。要建立统计模型,就要进行迅速的布局布线工作,而且就得从中提取与布线的层级分布和相邻层距阵相关的信息。

用于时序优化的

许多(placement-unaware-synthesis)所引起的误差,很容易带来非常负面的时序松弛效果,但如果在时序之后的布局阶段使用Saturn的话,一切就会得到改观。Saturn能支持譬如门排列(gate sizing)、缓冲插入(buffer insertion)、建立缓冲树(buffer tree build)、修复转换(transition fixing)和逻辑重建(logic restructuring)等好几种优化技术。运用这些技术可以大幅度改进最差和全体的负面松弛现象,同时质量也得以提高。

布线优化

在进行了时序收敛的布局之后,下一步就是产生时钟树。这是在安装好了填充器单元、对电源和地网络完成布线之后才进行的。然后铺设好主要的网络,这之前需要对进关键网点布线,而且是要可以支持天线规则修复的。然后就要用到Saturn来进行后线路优化,从而获得一个时序收敛的设计。在这一阶段,post-route、cell sizing 在获得时序收敛的过程中是很有效的。有了Apollo 和Saturn就不再必要进行多次复杂流程,它们能帮助Mellanox在一次重复之后就能获得Tape-out效果。

功能性设计质量

Avant!的Apollo和Saturn工具帮助Mellanox生产出高效能的芯片。能够减少逻辑与物理设计之间的重复就是这两种工具的优点之一。在一项设计上花费更少时间的话就降低了成本,也能让一种产品更快的推向市场。Avant!的工具帮助Mellanox大大优化了从构想到实施的整个过程,也能生成一个紧跟潮流的、高质量的功能设计。“Avant!使我们缩短了推向市场和完成进度的时间,因为从RTL到Tape-out,整个芯片的运行现在只需一次重复。”Shai Cohen,Mellanox的运营副主席如此评价道。

Mellanox的设计技术经理Eitan Zhavi补充说道:“Single-Pass方案成功的地方在于将时钟树综合、电路优化同受时序决定的布局布线良好地整合在一起。由于共享一个数据库,这些算法互相作用、互相兼容,使得设计数据以一种收敛的方式高度精练。”       

 

如有关于本站点的问题或建议,请向Webmaster发邮件
版权所有© 2001 EDA 中国论坛