本网站正在建设当中,如有不能访问,请稍后再试...
友情链接

 

 

 
 
 
 
 
 
   

版权声明

    所有商标均为各自版权所有者所拥有。本站所使用的所有文本、图形、图像和商标、标识的版权均为各自版权人所有。本站保留其它所有权利。本站不保证这些信息、文本、图形、链接及其它项目的准确性和完整性。
  任何单位和个人未经许可,严禁链接,镜像,复制,拷贝或转载。
    本网站所刊登的技术文章中的观点并不代表我们的立场,请自作判定。
 

您是第

光临本站的客人!

 
EDA论坛
用户名:
密 码:
EDACHINA邮件列表
设计资源
EDA软件资源
电子设计杂志
EDA软件商中国办事处
自由发布区
联系我们
OICQ:53846115
推荐站点
您的位置
承接各种消费类电子IC设计,所有设计均基于成功验证的IP核,几万门规模的IC两个月内可以交付网表。

招募ASIC顶尖设计工程师,1.要求有两年以上大规模通讯系统IC设计经验,熟悉通讯系统协议、算法及ASIC实现方法。
2.熟悉A/D,D/A,PLL设计,三年以上模拟电路设计经验。

联系方法

OICQ:53846115

email:[email protected]

Mentor为ActeL Libero FPGA设计软件提供ModelSim
Expedition Pcb软件赢得 Top Gun Competition
 
Mentor的工具可用于Cadence的物理验证
 
Mentor Graphics:获得SCP认证的EDA企业
 
Avant!2001 Mini DAC专讯
 
现代IC设计方法学高级讲座2001年10月29日 上海
 
Acer选择Avant!的布局布线系统AstroTM
 
Avant!和Amkor就高级Library解决方案达成技术战略联盟协议  
Cadence发表测试建造器(TestBuilder)1.0验证环境
Cadence与Sun Microsystems合力研发可靠的电源供应技术,强化高速PCB设计效能  
Cadence 发表全新架构 Integration Ensemble Hierarchical SP&R SOC 晶片实体设计工具,大幅延伸技术领导地位  
SPW系统加入蓝牙(Blue-tooth)模组有助带动产品设计
 
High-Speed Board Design Techniques
 
高速电子线路的信号完整性设计(一)
 
高速电子线路的信号完整性设计(二)
 
高速电子线路的信号完整性设计(三)
 
Zuken Cadstar RouteEdit 中文手册
 
Advance Altera  
Zuken cr5000 v6.01 user manual
 
Innoveda EPD2.0 user Manual
 
 
如有关于本站点的问题或建议,请向Webmaster发邮件
版权所有
© 2001 EDA 中国论坛
上次修改时间01-10-11